Cómo Simular Correctamente un Circuito Electrónico CMOS en Tecnologías Ultrasubmicrométricas

Diseñar un circuito integrado analógico CMOS es una tarea compleja, especialmente si el proceso de fabricación que se pretende utilizar se caracteriza por un tamaño mínimo de puerta inferior a los 0.35um.

Con tamaños de puerta tan reducidos predominan los efectos de canal corto porque la velocidad de los portadores mayoritarios en el canal (electrones o huecos) satura antes de que las cargas alcancen el drenador del transistor.

En estas condiciones, el modelo SPICE de Nivel 1 que se suele utilizar en los cálculos manuales pierde de validez ya que sobrestima la máxima corriente de drenador que fluye por el transistor. De hecho, cuando predominan los efectos de canal corto, la dependencia entre la corriente de drenador  y la diferencia de potencial entre puerta y surtidor es lineal.

A los efectos de canal corto hay que sumar también el hecho que normalmente, en los cálculos manuales, se suele despreciar el efecto del substrato (body effect) lo que aumenta ulteriormente la discrepancia entre el valor de corriente estimado y el real.

Por todos estos motivos el diseño de un circuito analógico debe ser llevado a cabo con sumo cuidado si se desea cumplir con las especificaciones. Asimismo, el diseño es un proceso iterativo a través el cual se converge, mediante simulación, a una solución correcta, utilizando como punto de partida los valores estimados en los cálculos manuales. Se trata pues de un problema abierto; diseñar un circuito equivale a explorar un espacio de soluciones válidas intentando acercarse a la óptima.

Los pasos a seguir son los siguientes:

1. Analizar las especificaciones y las restricciones de diseño impuestas por la tecnología utilizada.
2.  Estimar los valores de corrientes y tensiones DC del circuito y las relaciones de aspecto W/L de los transistores, comprobando que todos los transistores del circuito estén efectivamente trabajando en la región de saturación de sus curvas características. Es probable que haya algún parámetro libre (es decir algún
   parámetro de diseño que no sea fijado ni implícitamente ni explícitamente por las especificaciones de diseño). Es tarea del diseñador, pues, fijar estos parámetros asignándoles valores congruos, realistas y conformes con la tecnología utilizada.
3. Realizar con SPICE un análisis DC del circuito para realizar un primer ajuste fino de los valores hallados en el paso anterior, sustituyendo la red de polarización con generadores de corriente ideal.
4. Realizar un segundo ajuste fino repitiendo el análisis DC sustituyendo los generadores de corriente ideal con los transistores que los implementan.
5. Realizar, finalmente el análisis final sobre el circuito (transitorio, AC o parámetros scattering) para verificar el cumplimiento de las especificaciones realizando, si procede, un ulterior ajuste fino.

Las capturas de pantalla que se muestran a continuación ilustran cómo aplicar los pasos anteriores para resolver el Problema 2.2 de la página 74 del libro de texto de la asignatura "Transmisión por Radiofrecuencia" (Fundamentals of High-Frequency CMOS Analog Integrated Circuits). Se trata de diseñar un amplificador de tipo Common-Drain (Drenador Común); es decir, un buffer.

Fig. 1. Primer Paso de Simulación de la Etapa Common Drain.

Una vez estimados los parámetros DC del buffer (corriente de polarización y tensión de puerta) y relación de aspecto W/L del transistor (pasos 1 y 2 de la metodología descrita anteriormente), hay que realizar una primera simulación del circuito (paso 3 de la metodología anterior).

El objetivo es ajustar el buffer (el transistor M1 de la Figura 1) de manera que la tensión DC en el nodo de salida (el nodo out de la Figura 1) sea 0V. Durante esta primera simulación se modela el transistor que sirve para polarizar M1 con un generador de corriente ideal que actúa como un pozo de corriente absorbiendo una corriente DC igual a Ibias. Durante esta fase los parámetros que puede manejar el diseñador son:

• la tensión de puerta VG1.
• la relación de aspecto del transistor W/L.

Hay que tener bien claro cuáles son las ventajas y los inconvenientes de modificar estos parámetros. Aumentar la tensión VG1, es decir la tensión DC en la puerta del transistor implica una reducción del margen dinámico de entrada del amplificador (es decir una reducción del máximo valor pico-pico de la señal de entrada). Aumentar la relación de aspecto del transistor implica un aumento de las capacidades parásitas del circuito empeorando el comportamiento en frecuencia del amplificador (es decir, reduciendo su ancho de banda).

Fig. 2. Segundo Paso de Simulación de la Etapa Common Drain.

A continuación (Figuta 2) se realiza otra simulación DC del circuito sustituyendo el generador ideal con un transistor M2 que actúa como un pozo de corriente (paso 4 de la metodología de diseño anterior). Durante esta fase hay que centrarse en fijar la tensión de puerta más adecuada para M2 y la relación de aspecto W/L que garantiza que la tensión DC del nodo de salida sea 0V. 

Finalmente hay que realizar el paso 5 de la metodología de diseño simulando el circuito completo y verificando que se cumplan las especificaciones. En el ejemplo tratado en este artículo me limito a realizar simplemente un análisis de transitorio (Figura 3). En el circuito completo hay que dimensionar de forma adecuada resistencias de polarización y condensadores de desacoplamiento. 

Fig. 3. Análisis de Transitorio de la Etapa Common Drain.  

El valor escogido para la resistencia RG1 debe ser lo suficientemente grande de manera que la corriente que fluya a través de esta resistencia y el ruido térmico inyectado en el circuito puedan considerarse despreciables y lo suficientemente pequeña para que pueda implementarse de forma monolítica en un circuito integrado.

El condensador de desacoplamiento Cc tiene que tener una capacidad lo suficientemente elevada de manera que su reactancia sea prácticamente despreciable en el rango de frecuencias de interés. Normalmente, los valores típicos de capacidad de un condensador de desacoplamiento son demasiado elevados para que sea práctica su realización monolítica en un circuito integrado. Se trata pues de componentes localizados off-chip. 

Fig. 4. El Resultado del Análisis de Transitorio.

Finalmente, la Figura 4 muestra el resultado del análisis de transitorio. Observe que la ganancia del circuito es aproximadamente 0.5 mientras que la ganancia teórica de un buffer es aproximadamente 1. Esta reducción de ganancia se debe a las especificaciones de diseño que exigen la adaptación de impedancia entre el buffer y la carga resistiva de 600 Ohmios. Esta restricción impone diseñar el amplificador de manera que su resistencia de salida sea igual a la resistencia de carga. La adaptación energética maximiza la potencia entregada por el amplificador a la carga; sin embargo, un pico de potencia no se corresponde a un pico de tensión en la carga.